电子科技大学 / EDA技术
正确率：100%
在VHDL中，用语句()表示检测clock的下降沿。
A.clock’EVENT
B.clock’EVENT AND clock=‘2’
C.clok=‘1’
D.clock’EVENT AND clock=‘1’
参考答案：
佳题速递：