课程《计算机组成原理》_题库列表第68页_查题网

计算机组成原理

截止11-07，该科目累计收录道题目。

返回课程列表

有一主存-cache层次的存储器，主存容量为1MB，cache容量为16KB，每字块有8个字，每字32位。采用直接地址映射方式，若主存地址为35301H，且CPU访问cache命中，则在cache的第_______字块中。（cache的起始字块为第0字块）A、152B、153C、155D、154
- 查看答案正确率：100%
- 2022-07-07 02:23:14
双端口存储器之所以能进行高速读/写，是因为采用_______。A、高速芯片B、新型器件C、两套相互独立的读写电路D、流水线技术
- 查看答案正确率：100%
- 2022-07-07 02:23:01
一个八体并行低位交叉存储器，每个模块的容量是32K×16位，存取周期为400ns，总线周期为50ns，则下述说法中正确的是_______。A、在400ns内，该存储器可以向CPU提供128位二进制信息B、在400ns内，该存储器可以向CPU提供16位二进制信息C、在100ns内，每个模块可以向CPU提供32位二进制信息D、在50ns内，每个模块可以向CPU提供128位二进制信息
- 查看答案正确率：100%
- 2022-07-07 02:22:57
机器码是信息在计算机中的二进制表示形式。
- 查看答案正确率：100%
- 2022-07-06 03:15:45
表示定点数时，若要求数值0在计算机中惟一地表示为全0，应使用原码表示。
- 查看答案正确率：100%
- 2022-07-06 03:15:41
一个正数的补码和这个数的原码表示一样，但正数的反码就不是该数的原码表示，而是原码各位数取反。
- 查看答案正确率：100%
- 2022-07-06 03:15:26
1[设计题] 用 1K × 4 片的存储芯片构成一个 4K × 8 的存储器，地址线 A15——A0（低），双向数据线 D7——D0 WE 控制读写， CE 为片选输入端。设计相应的存储器，写出需要选用的芯片个数，芯片的分组，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
- 查看答案
- 2022-06-28 03:42:41
3[设计题] 某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？
- 查看答案
- 2022-06-28 03:42:41
4[设计题] 用2K×4/片的存储芯片构成一个8KB的存储器，地址线A15~A0（低），双向数据线D7~D0，CE片选信号，WE控制信号。设计相应的存储器，写出需要选用的芯片个数，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
- 查看答案
- 2022-06-28 03:42:41
CPU响应中断请求( ) A.可在任一时钟周期结束时 B.可在任一总线周期结束时 C.可在一条指令结束时 D.必须在一段程序结束时 E.
- 查看答案正确率：100%
- 2022-05-30 18:38:33